JH8CHUのホームページ> ＦＥＴデバイス実験 >接合型FETのソース接地回路の静特性測定

接合型FETのソース接地回路の静特性測定

本ページ作成。(2023/06/22)

  1. 実験の目的

    2. 接合型FETのソース接地回路の静特性を測定することで
    接合型FETの動作を確認するとともに、小信号等価回路の
    パラメータについて考察します。

  2. 実験課題

    3. 下記の項目について静特性の測定を行い、測定結果から等価回路のパラメータを
    求めます。

    測定するデバイスは、N-チャネルタイプの2SK2880-Dと、
    Pチャネルタイプの2SJ498-Dを用いて実施します。

  3. 実験回路

    1. 2SK2880-D


    2. 2SJ498-D


  4. FETの静特性

    5. ソース接地回路の場合、出力特性はVDS-ID特性、 伝達特性はVGS-ID特性で
    表されます。

    1. VGS-ID特性
      2. 伝達特性であるVGS-ID特性は、次の式で近似されます。
      ID = IDSS ( 1 - |VGS／Vp|)2

      よって、IDSSとVpを通る2次関数となります。


    2. VDS-ID特性
      3. 飽和領域(VDS＞Vp)の場合、伝達特性によりIDは
      ほぼVGSにより決定されます。
      よってIDはVDSには依存せず、VGSが一定ならば、
      IDもほぼ一定となるので、グラフ上は、VGSをパラメータとした
      ほぼ水平なグラフとなります。
      しかし、実際にはVGSが0に近い程、やや右肩上がりのグラフとなります。


  5. FETの小信号簡易化等価回路

    6. FETに小信号増幅をさせる場合、静特性のグラフのままでは
    回路の解析が難しいので、まずバイアスをかけて動作点を決め、
    次に、小信号動作であることを前提としてその動作点においては
    線形動作をするものとして近似し解析します。
    線形動作をするFETは等価回路で置き換えます。
    FETのソース接地における等価回路は下図です。


    等価回路の中のパラメータである、gm、rdは静特性のグラフから
    以下のようにして求めます。

    (1)gm
    相互コンダクタンス(gm)は ゲート電圧の変化に対するドレイン電流の変化で
    定義されるため、VGS−ID特性(伝達特性)のグラフの
    動作点における接線の傾きから求められます。
    VGS−ID特性は2次関数
    ID = IDSS ( 1 - |VGS／Vp|)2
    で近似されることから、接線すなわちはgmは、動作点が変わると変化します。
    一般的には動作点はIDSSの1/2付近に設定します。
    そのときのgmは、データシートに記載されたID = IDSSにおける
    gmを yfsとして、 gm ≒ 0.7 * yfsで概算出来ます。


    (2)rd
    ドレイン抵抗(rd)は ドレイン〜ソース間電圧の変化に対するドレイン電流の変化で
    定義されるため、VDS−ID特性(出力特性)のグラフの
    動作点における接線の傾きから求められます。
    この傾きはわずかにVGSの影響を受けます。
    つまりVGSが0に近い程傾きがやや大きくなります。


  6. 実験方法

    1. 実験回路(再掲、2SK2880-D)


    2. 測定手順
      3. VGS-ID特性とVDS-ID特性は 同時に測定します。
      (1)測定回路を組立ます。電源は接続しません。
      (2)回路の接続とテスターの設定をよく確認します。
      (3)ふたつのVRの設定を最小に設定します。
      (4)乾電池(6V)を接続し、10V電源を接続しオンにします。

      (5)5kΩVRによりゲート〜ソース間電圧VGSを設定します。
      　最初はVGS=0[V]とします。
      (6)2kΩVRによりドレイン〜ソース間電圧VDSを設定します。
      (7)ドレイン電流IDを読み取ります。
      (8)手順(6)〜(7)を繰り返し、ドレイン〜ソース間電圧VDSを変えながら、
      　ドレイン電流IDを読み取っていきます。

      (9)ドレイン〜ソース間電圧|VDS|を10[V]〜0[V]まで変えて読み取ったら、
      　5kΩVRによりゲート〜ソース間電圧|VGS|を増やしてから、
      　手順(6)〜(7)を繰り返します。

      (10)最後に|VDS|を最大(≒10[V])に設定し、
      ゲート〜ソース間電圧VGSを調整し、ドレイン電流|ID|が
      10[μA]になるようにします。このときのVGSがピンチオフ電圧 VPになります。

      測定データの中から、ドレイン〜ソース間電圧|VDS|が10[V]のときの
      ゲート〜ソース間電圧VGSとドレイン電流IDとの関係を取り出すと
      VGS-ID特性となります。

    3. 実験回路(再掲、2SJ498-D)

      4. 回路を変更して2SJ498-Dの静特性を測定します。
      電源や電圧計の極性がすべて逆になるので、組み立てた回路をよく確認します。
      測定手順は、2SK2880-Dと同じです。

  7. 実験機材

    1. FET: 2SK2880(Dランク)
    2. FET: 2SJ498(Dランク)
    3. 簡易安定化電源 (10[V]端子)
    4. アナログ直流電圧計 (5[V]レンジ)
    5. アナログ・テスター
    6. ディジタル・テスター
    7. 可変抵抗器(5kΩB)
    8. 可変抵抗器(2kΩB)
    9. 乾電池、電池ホルダー：1.5[V]×4
      10. 結果的には1.5[V]×2でも十分でしたが、データシート上Vpの最大値が
      6[V]であったことから、1.5[V]×4としました。

  8. 実験結果

    1. 2SK2880-D
    2. 2SJ498-D

  9. 考察

    1. VGS-ID特性とgm
      2. 実験の結果、IDSSとVpが判りましたので、VGS-ID特性が 2次関数の
      ID = IDSS ( 1 - |VGS／Vp|)2
      に従うと仮定した場合を計算値としてデータの表とグラフに併記しました。
      グラフを見ると、計算値は実測値より若干下回りました。
      これが一般的な傾向なのかは、本実験からは判断出来ませんでした。

      VGSを0.5[V]に設定したとき、IDがほぼIDSSの1/2となった
      ことから、|VGS| = 0.5[V]を動作点と考え、相互コンダクタンス(gm)を 求めました。
      測定点が少ないので、やや(かなり？)計算が乱暴ですが、動作点の前後の値から
      下記のように計算しました。
      データシート記載のVGS-ID特性のグラフから求めたgmと、
      yfsから概算したgmを下記に纏めました。
      FET型式 データシートのグラフ
      から読み取ったgm      		 データシートのyfs
      から概算式で計算したgm      		 実験から求めたgm
      2SK2880-D 記載なし 2.1mS (=3(typ)*0.7) 2.73mS
      2SJ498-D 3.5mS 2.8mS (=4(typ)*0.7) 2.98mS

      データシートに記載されたyfsはtyp値であり、minはtypの半部以下で
      あることから(maxの記載はない)、概算式の計算からgmを算出しても
      実用になるものと考えます。

    2. VDS-ID特性とドレイン抵抗(rd)
      3. |VGS| = 0.5[V]を動作点と考えたときに、このグラフの直線性のよいところを選んで
      ドレイン抵抗を計算しました。
      FETで増幅回路を構成した場合、ドレイン抵抗(rd)は
      通常の負荷抵抗(数kΩ)より大きな値を示しているため、FETの等価回路では(rd)を
      省略した簡略等価回路としても実用になるものと考えられます。

  10. 反省点


  11. 今後の課題

    1. 測定に使用したサンプルFETを使い、増幅回路の実験を実施する。

  12. 参考文献

    1. 簡明電子回路入門(1993 第8刷) 第8章FET、矢部初男著、槇書店

  13. 関連項目

    1. 電子回路−接合型FET
    2. 簡易安定化電源 (10[V]端子)
    3. アナログ直流電圧計 (5[V]レンジ)
    4. 可変抵抗器(5kΩB)
    5. 可変抵抗器(2kΩB)

JH8CHUのホームページ> ＦＥＴのデバイス実験> 接合型FETのソース接地回路の静特性測定

Copyright (C)2023 Masahiro.Matsuda(JH8CHU), all rights reserved.