ソース接地増幅回路(交流負帰還なし)の実験

1. 実験の目的

接合型FET一石によるソース接地増幅回路の実験を通じて、
FETによる電圧増幅作用を確認します。
実験にあたっては、小信号増幅を前提として、FETを線形な素子として
近似して解析します。そして、この方法で求めた回路の増幅度と
入出力インピーダンスが、実験から得られた測定値と一致することを確認し、
回路設計の際に定量的な議論が出来るようにします。


2. 実験課題

下記の項目について測定を行い、設計値と測定値を比較します。

1. 直流動作点
2. 電圧増幅度
3. 出力インピーダンス
4. 入力インピーダンス

実験に使用するFETは、N-チャネルタイプの2SK2880-Dを使います。



3. 実験回路

実験回路を下図に示します。
出力側に接続した抵抗器:R_Lは、出力電圧の直流レベルを確定するために
接続しました。この抵抗がないと、電源投入時、出力コンデンサ:Coの電荷が0であるため、
出力波形の直流レベルが浮き上がることから、オシロスコープで波形を見る場合見づらいです。
今回は交流信号に対してR_L接続の影響が出ないように、R_L >> R_Dとなる
値を選定しました。

　



4. 回路の動作

   FETに(近似的な)線形動作をさせるためには、まず バイアス電圧をかけ
   動作点を決めます。 バイアス回路は自己バイアス回路を用いており、
   バイアス点を安定化しています。
   
   
   入力信号はゲート(G)に印加します。ソース(S)の抵抗R_SにはパスコンC_Sが
   並列に接続されているため、ソースは交流的にはグランドと同電位です。
   そこで、入力信号Viを入力すると、
   　　　↓
   Viはゲート〜ソース間の電圧変化v_gsとなる。
   　　　↓
   ドレイン電流i_dがv_gsのg_m倍されて変化する。
   　　　↓
   i_dの変化がR_Dの両端の電圧V_Dの変化�儼_Dとなる。 その値は�儼_D = i_d * Ro。
   ここで、Ro = R_D//R_L。
   　　　↓
   �儼_Dの変化は出力voとして取り出される。
   
   ちなみに、パスコンC_Sがあると交流的には負帰還がかかりません。
   
   

5. 実験回路の設計

1. 設計条件
   
   (1)電源(V_DD)は10Vとします。
   (2)FETは2SK2880のDランクを使う。(データシートよりI_DSS=2.5〜6.0[mA])
   　設計にあたってはI_DSS = 4.0[mA]で計算します。
   (3)ドレイン電流(I_D)はI_DSSの1/2に設定する。 よってI_D = 2.0[mA]
   (4)ドレイン〜ソース間電圧V_DS: 5[V] (=V_DDの1/2)
   (5)増幅する周波数帯域の最低周波数は50Hz
   (6)入力側(信号源)の出力インピーダンスは130[Ω]
   (7)出力側(負荷)の入力インピーダンスは1MΩ
   
   
   
2. バイアス回路の設計
• R_Sの選定
設計条件(2)とすると、回路構成より、あとは使用するFETのy_fs
またはV_PとI_DSSが与えられると 自動的にR_Sの値も決まってしまいます。
今回使用するFETの2SK2880-Dでは、データシートより
Vp = -1.5[V](typ)、I_DSS = 2.5〜6.0[mA]なので、
I_DSS = 4.0[mA]として計算すると
R_S ≒ 0.6 * |Vp／I_DSS| = 0.6 * |-1.5／0.004| = 225[Ω]

または、データシートよりy_fs = 3.0[mS](typ)であることから
R_S ≒ 1.2 ／ y_fs = 1.2 ／ 0.003 = 400[Ω]

今回はE-6系列の抵抗値から選んでR_S=330[Ω]としました。


• R_Dの選定
R_Dは次の式で与えられるので
R_D = 2 * (V_DD - V_DS)／ I_DSS−R_S = 2 * (10 - 5)/0.004 - 330 = 2170[Ω]

E-6系列の抵抗値から選んでR_D=2.2[kΩ]としました。


• R_Gの選定
ゲートの電位を0[V]にする目的の抵抗ですが、FETのゲート(G)には電流が
流れないので、バイアス回路の観点からは、自由に値を選ぶことが出来ます。
うるさいことを言えば、漏れ電流の影響を受けるので、大き目に設定するときは
一応調べた方がよいかも知れません。
それよりもR_Gは、増幅回路としての入力インピーダンスそのものとなるので、
通常大きい方がウレシイことから、ここではR_G=1[MΩ]としました。

以上より決定した定数から、改めて各部の電圧を計算すると、
I_D = (1/2) * I_DSS = (1/2) * 0.004 = 0.002 = 2[mA]
V_D = I_D * R_D = 0.002 * 2200 = 4.4[V]
V_S = I_D * R_S = 0.002 * 330 ≒ 0.7[V]
V_DS = V_DD - V_D - V_S = 10.0 - 4.4 - 0.7 = 4.9[V]



3. 増幅回路の等価回路
交流の等価回路ではカップリング・コンデンサのCi、Coとバイパス・コンデンサのC_Sは
短絡して考えます。増幅する周波数帯ではコンデンサのリアクタンスが十分小さく
なるように値を決めるため、交流的には短絡して考えるのですが、
その値を決めるためには、入力インピーダンスの計算が必要なので、
手順が前後するように見えますが、まず、増幅回路の等価回路から
3個のコンデンサCi、Co、C_Eを短絡した下図の等価回路で考えます。
FETはソース接地の 小信号簡略等価回路に置き換え、
また、V_DDとグランド(GND)も交流的には同電位なので接続してあります。





4. 入力インピーダンスの計算
等価回路から入力インピーダンス(Zi)は
Zi = R_G = 1[MΩ]

となります。


5. 出力インピーダンスの計算
等価回路から出力インピーダンス(Zo)は
Zo = R_D = 2.2[kΩ]

となります。


6. 電圧増幅度の計算
増幅回路の電圧増幅度をAvとすれば次の式で与えられます。
Av = −gm * (R_D // R_L)

今回は、R_D << R_L
に設定しているので、この式は
Av = −gm * R_D

となります。また、gmの値は
g_m ≒ 0.7 * y_fs

の式から計算します。そうすると、
g_m ≒ 0.7 * 3[mS] = 2.1[mS]
Av = −2.1[mS] * 2.2[kΩ] = 4.62

となり、意外と小さいです。(^^;


7. コンデンサーの容量の決定
(1)入力側カップリング・コンデンサ(Ci)
Ciは入力側の抵抗R_Gとローカット・フィルターを形成するので
カット・オフ周波数(fi)は次の式で与えられます。
fi = 1/(2π * Ci * R_G)

信号の最低周波数をfslとすれば
fsl >> fi
となるようにCiを決定すればよいことになります。よって
fsl >> 1/(2π * Ci * R_G)
∴Ci >> 1/(2π * fsl * R_G)

入力信号の最低周波数(fsl)を50[Hz]とします。
Ci >> 1/(2π * 50 * 1[MΩ]) ≒ 0.0032[μF]

となりかなり小さな値ですみます。今回はCi = 1[μF]としました。



(2)出力側カップリング・コンデンサ(Co)
ドレイン抵抗(R_D)、負荷抵抗(R_L)、 出力側カップリング・コンデンサ(Co)により
ローカット・フィルターを形成し、そのカット・オフ周波数は
次の式で与えられます。

fo = 1/{2π * Co * (R_D + R_L)}

信号の最低周波数をfslとすれば
fsl >> fo
となるようにCoを決定すればよいことになります。よって
fsl >> 1/(2π * Co * R_G)
∴Co >> 1/{2π * fsl * (R_D + R_L)}

入力信号の最低周波数(fsl)を50[Hz]とします。
Co >> 1/{2π * 50 * (2.2[kΩ] + 1[MΩ])} ≒ 0.0032[μF]

となりかなり小さな値ですみます。
今回は手持ちのコンデンサーの関係でCo = 22[μF]としました。



(3)ソース・バイパス・コンデンサ(Cs)
交流的にソース抵抗Rsの影響がないように、バイパス・コンデンサCsの
定数を決定します。
FETのgmとCsはローカット・フィルター(Low Cut Filer)を構成するため
Csの値が小さいと増幅する周波数帯域の低域側で増幅度が
低下してしまいます。この影響をなくすためには、
フィルタのカットオフ周波数が信号の最低周波数より
十分小さくなるようにCsを決定します。
このローカット・フィルターのカットオフ周波数fsは、
fs = g_m/(2π * C_S)

となりますので、信号の最低周波数をfslとすれば
fsl >> fs

となるようにCsを決定すればよいことになります。よって
fsl >> fs = gm /[π * C_E]
∴C_S >> gm /(2π * fsl)

入力信号の最低周波数を(fsl)50[Hz]とします。
gmは2.1[mS]としましので
C_S >> 0.0021 /[2π * 50] ≒ 6.7[μF]

となります。
電解コンデンサは経年変化により静電容量が減少しますので、
少なくとも計算値の2倍は欲しいところです。
余裕を持って、本実験では、C_S = 47[μF]としました。



6. 実験方法

信号源としては、トランス・ボックス を使用します。
従って、周波数は(東日本では)50Hzになります。
トランス・ボックスの出力電圧がそのままでは電圧が高過ぎるので
分圧器により分圧し、24mV(rms)程度まで減衰させます。
このとき、増幅器からみたときの信号源のインピーダンスは130Ω程度となり
FET増幅回路の入力インピーダンスZiに比べると十分小さい値となります。






1. 電子ブロックの配置
   
   
   
2. 直流動作点の測定
   ディジタルテスターの直流電圧測定レンジで、下図に示すように V_D、V_DS、V_S、
   V_G、_GSを測定します。 I_DはV_DとR_Dの値から I_D=V_D/R_Dの式により求めます。
   また、電源電圧V_DDも正確に10.0[V]ではないので、測定しておきます。
   
   
   
3. 電圧増幅度の測定
   増幅回路における電圧増幅度の簡易測定法によります。
   
   (1)下図の測定回路を組立てます。
   
   
   (2)viの値を読みます。
   または、vsの値を読み取り、分圧器による分圧比をかけて、viとします。
   分圧比は今回の回路では、は130/33600となります。
   (3)voの値を読みます。
   (5)viの値とvoの値から電圧増幅度Av=vo/viを求めます。
   
   
4. 入力インピーダンスの測定
   増幅回路における入力インピーダンスの簡易測定法によります。
   
   (1)下図の測定回路を組立てます。
   
   
   (2)VRを0[Ω]の状態にしてvoの値を読み取ります。
   　この時のvoの読みをvo0とします。
   (3)voの値が1/2*vo0となるようにVRを調整します。
   (4)VRを回路から外し、テスターの抵抗レンジでVRの値を読み取ります。
   　この時のVRの値がZiとなります。
   
   
5. 出力インピーダンスの測定
   増幅回路における出力インピーダンスの簡易測定法によります。
   
   (1)下図の測定回路を組立てます。
   
   
   (2)SWを開放の状態にしてvoの値を読み取ります。
   　この時のvoの読みをvo0とします。
   (3)SWを閉じて(短絡)からvoの値が1/2*vo0となるようにVRを調整します。
   (4)VRを回路から外し、テスターの抵抗レンジでVRの値を読み取ります。
   　この時のVRの値がZoとなります。
   
   なお、SWについては、実際は配線を取り外すことにより解放しました。
   



7. 実験機材

   1. 自作電子ブロック
      
      使用したブロックは、実験方法の 電子ブロックの配置を参照。
      
   2. 簡易安定化電源 (10[V]端子)
   3. ディジタル・テスター
   4. トランス・ボックス
   5. 分圧器
   6. 可変抵抗器(5kΩB)
   7. 可変抵抗器(1MΩB)
   8. 固定抵抗器(220kΩ)
   
   

8. 実験結果

1. 直流動作点の測定
   下図に測定結果を示します。
   白色の吹き出しで計算値、黄色の吹き出しで測定値を表しました。
   V_Gはなるべく抵抗の近くで図ります。グランドの位置が悪いと、
   実験回路の共通インピーダンス(別途記述予定)により若干の電圧が
   発生することがあります。
   
   
   
2. 電圧増幅度の測定
   viの値はディジタル・テスターで直接測定しました。
   

   viの値　[mV]	voの値　[mV]	備考
   24	151

   
   以上の測定結果より、電圧増幅度Avを計算すると、
   Av = vo/vi = 151/24
   ∴Av = 6.3
   
   Av(絶対値)の設計値と測定値を比較すると、
   

   Av (設計値)	Av (測定値)	測定値/設計値　(%)	備考
   4.62	6.3	36

   
   
3. 入力インピーダンスの測定
   

   VRの値　[kΩ]	voの値　[mV]	備考
   0	151	voのこの値がvo0
   972	75	(vo=1/2 * vo0)

   
   以上の測定結果より、
   Zi = 972[kΩ]
   
   Ziの設計値と測定値を比較すると、
   

   Zi (計算値)　[kΩ]	Zi (測定値)　[kΩ]	測定値/設計値　(%)	備考
   1000	972	-2.8

   
   
   
4. 出力インピーダンスの測定
   

   VRの値　[kΩ]	voの値　m[V]	備考
   ∞ (SW:開放)	151	voのこの値がvo0
   2.17 (SW:短絡)	75	(vo=1/2 * vo0)

   
   以上の測定結果より、
   Zo = 2.17[kΩ]
   
   Zoの設計値と測定値を比較すると、
   

   Zo (設計値)　[kΩ]	Zo (測定値)　[kΩ]	測定値/設計値　(%)	備考
   2.2	2.17	-1.4

   
   



9. 考察

1. 直流動作点
   V_DSが計算値と20%近い差が見られましたが、直流的には負帰還がかかり、
   安定しているため問題ない範囲と考えます。
   
   
2. 増幅度
   設計値と測定値との差は36%であり、やや大きいようにも見えますが、負帰還をかけない
   増幅回路では、デバイス毎のgmのバラつきも大きく、この程度の偏差は当然の範囲と
   思われます。正確に増幅度を設定したい場合は負帰還をかける必要があるでしょう。
   
   なお、本実験に用いたFETは、 静特性測定実験に使用したサンプルと同じであり
   その実験結果から得たgmの値は2.73[mS]なので、この値から増幅度を計算すると
   Av = −gm * R_D = −2.73[mS] * 2.2[kΩ] = 6.006
   となるので、本実験結果と整合しています。
   
   
3. 入力インピーダンス
   設計値と測定値との差は2.8%であり、固定抵抗(R_Gの誤差(5%)よりも小さく
   設計通りの結果と考えます。
   
   
4. 出力インピーダンス
   設計値と測定値との差は1.4%であり、固定抵抗(R_Dの誤差(5%)よりも小さく
   設計通りの結果と考えます。
   
   

10. 今後の課題

1. 周波数特性の測定
   周波数特性は増幅回路の基本的な特性のひとつですが、今回の実験では
   信号源として発振器ではなく、トランス・ボックスを使用する方針としたので
   周波数特性の測定は断念しました。
   
   
2. ひずみ率の測定
   用途によってはひずみ率も重要な特性ですが、ひずみ率計が手元にないため
   将来の課題としました。
   



11. 参考文献

1. 簡明電子回路入門(1993 第8刷) 第8章FET、矢部初男著、槇書店
2. 2SK2880データシート



12. 関連項目

1. 電子回路−接合型FET
2. FET増幅回路の設計− 自己バイアス回路の設計
3. 電子回路− 接合型FETのソース接地増幅回路(交流負帰還なし)
4. 自作計測回路−電圧増幅度の簡易測定法
5. 自作計測回路−入力インピーダンスの簡易測定法
6. 自作計測回路−出力インピーダンスの簡易測定法
7. 自作電子ブロック
   
8. 簡易安定化電源 (10[V]端子)
9. トランス・ボックス
10. 分圧器
11. 可変抵抗器(5kΩB)



13. おまけ(実験中の様子)

1. 実験装置全体



2. 電子ブロック